目录:
我之所以对本月初访问GlobalFoundries如此感兴趣，是因为有机会看到一台EUV光刻机并了解该公司计划如何使用它的机会。
不久前，我有机会参观了康涅狄格州的一家工厂，ASML在该工厂为这种EUV机器制造许多组件。 这些巨大的工具使用通过面罩照射的极紫外线（EUV）来描绘线条，以显示芯片的非常小特征，并且是世界上最复杂的机器。 它们旨在替代现在标准的浸没式光刻机，该技术在芯片制造过程的某些层中使用波长为193nm的光。
概括地说，EUV机器非常复杂。 正如GlobalFoundries技术研究副总裁George Gomba所解释的那样，该过程始于一台27千瓦的CO2激光器，该激光器通过光束传输和聚焦系统发射到液滴发生器产生的微小锡滴（直径约20微米）上在血浆容器中。 第一个脉冲将液滴弄平，第二个脉冲将其汽化，从而产生激光产生的等离子体（LPP）。 从等离子体发射的EUV光子被一个特殊的反射镜收集，该反射镜反射13.5nm波长的光，并且辐射被传输到中间焦点，在该焦点进入扫描仪，并通过掩模投射到硅晶片上。 在奥尔巴尼纳米技术工厂工作的Gomba表示，自2013年以来他一直在生产量产的EUV系统，现在预计EUV将于2019年下半年在GlobalFoundries全面投入生产。
这些工具是如此复杂，以至于要准备好开始生产它们需要几个月的工作。 在纽约马耳他马耳他的Fab 8工厂中，我看到了已安装的前两个EUV工具。 一个接近完成，另一个处于过程生产中，还有两个空间。
在建筑物本身中获得EUV工具是一项复杂的操作。 首先关闭了主要晶圆厂； 然后，在天花板上安装了起重机，并在建筑物的侧面开了一个孔，以在内部移动大型新系统。 然后，当然必须将其连接到工厂中的其他工具。 这涉及子工厂的工作，子工厂必须为产生工艺中使用的激光的源工具以及洁净室本身进行设置。 所有这些都必须在保持其余晶圆厂全速运行的同时完成。
Fab 8高级副总裁兼总经理Tom Caulfield将其与“跑步马拉松进行心脏手术”进行了比较。
EUV的现状以及仍需解决的问题
GlobalFoundries全球研发首席技术官兼高级副总裁加里·帕顿（Gary Patton）表示，7nm将在今年的Fab 8晶圆厂投入风险生产，明年将采用浸没式光刻和四元图案化技术进行全面生产，但不采用EUV。 多图案化需要更长的时间，因为它涉及更多的步骤，并且由于每个步骤所需的非常精确的对齐可能会产生问题，但是这些光刻工具是常见的，易于理解的并且已经准备就绪。 该计划稍后将使用新的EUV工具提供7nm工艺的版本。
帕顿说，EUV“今天还没有准备好，”他指出了源功率，抗蚀剂材料和掩膜的问题，特别是随着适当的防护膜（覆盖在掩膜或掩膜上的薄膜）的发展。
目前，EUV机器的速度还不如以前快，一位工程师解释说，它们每小时可以生产约125个晶片，而浸没式光刻每小时可以生产约275个晶片。 它们实际上可以节省时间，因为如果该工艺减少了多次构图的遍数，则不仅可以节省光刻步骤，还可以节省蚀刻和制备步骤。 因此，在准备就绪时，EUV的实际运行成本应更低。
Gomba指出，该想法不仅是减少3或4层光学光刻，而且还减少了许多其他步骤，因为在每个光刻步骤之间，晶圆上还会进行蚀刻和其他处理。 Gomba说，目标是将生产周期缩短30天。
交叉点可能是四边形图案，但很大程度上取决于产量（应进行改进，因为EUV光刻步骤应比多次浸没光刻步骤具有更少的可变性）和周期时间的改善。 EUV还应使芯片设计人员能够在限制性更小的条件下运行。
但是他也指出，还有一些问题尚待解决，尤其是在防护膜上。 另一位工程师解释说，EUV使用的13.5nm辐射几乎被所有东西吸收，因此机器内部需要保持真空。 使用EUV，大部分功率不会通过掩模版（掩模），而是将其加热。 防护膜有助于保护面罩，但是仍然需要进行工作以提高通过防护膜的光量（透射）以及防护膜的寿命。 反过来，这将影响生产量，以及面罩的使用寿命和整个机器的正常运行时间。
Patton说，因此，该公司最初将使用EUV提供7nm的收缩，主要用于触点和通孔。 仅此一项就可以在不进行大量设计投资的情况下将密度提高10％到15％。 Patton说，当问题解决后，EUV可以而且将在更多的层面上使用。 （ ExtremeTech的 乔尔·赫鲁斯卡（Joel Hruska）也在巡回演出，在此有更多详细信息。）
Patton指出，ASML应将EUV推到最大程度而获得“巨大的赞誉”，并表示这是“令人难以置信的工程壮举”。 当被问到GlobalFoundries是否真的致力于做EUV时，Caulfield回答说该公司已经投资了6亿美元，这意味着“必须这样做”。
FDX和未来芯片制造路线图
在关于芯片制造的发展方向的广泛讨论中，巴顿（他在IBM从事芯片技术的长期研究工作）解释了随着摩尔定律的终结，这一概念将如何变化。 他指出，在芯片制造的早期，这全都与硅CMOS的平面缩放有关。 然后，从2000年到2010年，重点转向了新材料。 现在，大部分注意力集中在3D晶体管（当今大多数领先工艺中使用的FinFET）和3D堆叠上。
他说，到2020年，我们将达到原子尺寸的极限，因此我们将需要专注于其他创新方式，包括设计晶体管的新方法（例如用纳米线替代FinFET），新型衬底（例如Fully）。耗尽的绝缘体上硅技术GlobalFoundries正在开发中）； 或新级别的系统级别集成（例如高级封装，硅光子学和嵌入式内存）。
Patton说，GlobalFoundries有两个正在制定的路线图。 第一种基于当前的FinFET技术，并且是针对高性能设备而设计的。 在GlobalFoundries，这意味着要从当前的14nm工艺过渡到对其所谓的12nm工艺的修订，然后在今年晚些时候升级到所谓的7nm。 Patton表示，这应该最适合移动应用处理器以及高性能CPU和GPUS，与14nm工艺相比，GlobalFoundries承诺将使设备性能提高40％，总功耗降低60％。 同样令人信服的是，它应将模具成本比上一代产品降低约30％至多达45％。
在路线图的这一部分中，与诸如台积电或三星等竞争工厂的路线图相比，GlobalFoundries的发展路线相似。
但是对于其他应用，该公司将重点放在其所谓的FDX上，该品牌是完全耗尽绝缘体上硅技术的品牌。 这是一种平面技术，这意味着它不使用3D晶体管，而且Patton表示，它为低端和中层移动处理器以及物联网和许多汽车用处理器提供了更具成本效益的解决方案。应用程序。 尽管对此进行了一些研究，但FDX流程主要在德国德累斯顿进行。 GlobalFoundries称其22nm FDX节点为该工艺的当前工作。 预计明年将转向12nm工艺。
Caulfield指出，“缩水是远远不够的”，而到下一个节点，GlobalFoundries还必须提供更高的性能并为客户带来真正的价值。 他指出，该公司跳过了20nm工艺，而其他人称之为10nm工艺，而专注于7nm工艺，并表示与14nm工艺相比，该节点的直接成本降低了30％至45％，这在一定程度上被多工艺所需的额外掩模所抵消。图案化。
Caulfield指出，公司一半以上的收入仍来自旧工艺节点，例如28和40nm节点。 该公司在新加坡的工厂专注于40纳米及更老的工艺，德累斯顿则生产22纳米及更老的工艺。 同时，马耳他的所有业务都集中在14纳米及更新工艺上。
Caulfield说，在7nm上，该公司希望成为“快速追随者”，而在FDX上，它希望成为市场中的“破坏性”因素。
Patton指出，GlobalFoundries在2015年展示了7nm测试芯片，该芯片是与合作伙伴IBM和奥尔巴尼纳米技术中心共同开发的。 在5nm处，该公司讨论了纳米片或全能门晶体管，并着重于在硅中介板上使用2.5D和3D芯片封装来连接不同的裸片和混合存储立方体的模块内通信。 去年，它与合作伙伴一起展示了5nm测试芯片。
多年来，芯片制造行业的进步给我留下了深刻的印象。 很难想象另一个行业发展如此之快，如此之快-而且诸如ASML之类的工具制造商以及诸如GlobalFoundries之类的制造厂所做的工作简直令人难以置信。 他们在实现更快的芯片和更密集的设计方面面临的挑战越来越困难，但是我的访问使我想起了所涉及的最先进工艺的复杂性以及我们继续看到的进步。
您如何推荐PCMag.com？
